TeLoGraF：通过图编码流匹配进行时序逻辑规划

学习使用信号时序逻辑（STL）规范解决复杂任务对于许多现实世界应用至关重要。然而，由于缺乏多样化的 STL 数据集以及无法有效提取时序逻辑信息用于下游任务的编码器，大多数先前的工作只考虑固定或参数化的 STL 规范。在本文中，我们提出了 TeLoGraF（Temporal Logic Graph-encoded Flow），它利用图神经网络（GNN）编码器和流匹配来学习通用 STL 规范的解决方案。我们确定了四种常用的 STL 模板，并收集了总计 20 万个规范及其配对的演示。我们在五种仿真环境中进行了广泛实验，范围从二维空间中的简单动力学模型到高维 7 自由度 Franka Panda 机械臂和 Ant 四足导航。结果表明，我们的方法在 STL 满足率上优于其他基线。与经典的 STL 规划算法相比，我们的方法在推理速度上快 10-100 倍，并且可以适用于任何系统动力学。此外，我们展示了我们的图编码方法解决复杂 STL 的能力以及对分布外 STL 规范的鲁棒性。代码可在 https://github.com/mengyuest/TeLoGraF 获取。